skip to main
|
skip to sidebar
Verilog 實體設計
2008年11月24日 星期一
上課的
2.5 Glitches and Hazards
The output of a combinational circuit make a transition even though the logical
values applied at its inputs do not imply a change.
These unwated switching transients called "glitches"
沒有留言:
張貼留言
較新的文章
較舊的文章
首頁
訂閱:
張貼留言 (Atom)
網誌存檔
▼
2008
(9)
►
12月
(1)
▼
11月
(3)
上課的
(●_●)?
2-bit 比較器
►
10月
(5)
Link
verilog慶順 blog
沒有留言:
張貼留言